JavaShuo
栏目
标签
verilog
verilog
全部
IC设计基础系列之CDC篇2：clock domain crossing(CDC) (二 跨时钟域设计的潜在问题）
2020-12-25
cdc
verilog
ic design
HTML
FPGA 奇数分频器
2020-12-25
FPGA
verilog
fpga
小数分频之任意小数分频（二）（占空比50%，时钟抖动较小）
2020-12-25
Verilog设计实例
verilog
fpga
SoC中异步复位同步释放问题
2020-12-25
SoC
soc
verilog
应用数学
Verilog学习笔记5：层次化设计-数码管段选
2020-12-25
Verilog
层次化设计
数码管
段选
Verilog HDL高级数字设计 从零学习（四）
2020-12-25
verilog高级数字设计
verilog
Verilog学习笔记（三）：计数器的设计
2020-12-25
Verilog
计数器设计
四、基于Verilog的边沿检测设计
2020-12-25
fpga
边沿检测
按键检测
verilog
寄存器
Verilog学习笔记（四） 有限状态机
2020-12-25
Verilog
有限状态机
Verilog学习笔记6：层次化设计-数码管位选
2020-12-25
Verilog
层次化设计
数码管
位选
«
31
32
33
34
35
36
37
38
39
»
每日一句
每一个你不满意的现在，都有一个你没有努力的曾经。
