FPGA 奇数分频器

分频器是数字电路中常见的对时钟处理的电路，通常各个厂商会提供各种时钟分频的ip，在时钟频率质量要求不高的情况下，需要自己设计分频电路。偶数倍分频器比较容易设计，本文主要讨论奇数分频器的设计，奇数分频器分为输出时钟占空比为50%与非50%两种，非50%占空比也比较容易，因此重点讨论50%占空比的情况。 当进行奇数(2N+1)分频时，奇数周期的一半为小数(N+0.5)，因此在设计分频时的关键是需要产生

>>阅读原文<<