任意奇数分频器的实现。

从网上找到一段感受写的很不错的verilog，任意奇数分频器的实现。code //任意奇数分频器，只须要将n改成你想要的奇数便可。 module any_odd_div (clkdiv,clk); output clkdiv; //输出分频信号 input clk; //时钟信号 reg[2:0]cnt1,cnt2;//计数器1，计数器2 reg clk_temp1,clk_t

>>阅读原文<<