Verilog任意整数分频电路

//`define N 5 module div_N ( input CLK, // 基准时钟 output CLK_div_N, // N分频后获得的时钟 input rst ); wire [31:0] N=5; // ★ N为分频系数,N≥2便可,N的值为CLK除以CLK_div_N后取整(四舍五入) /******************** 产生

>>阅读原文<<