verilog实现占空比为1/2的奇数分频电路

最近正在准备找工做，因为是作FPGA开发，因此verilog实现技术分频电路是一道常常出现的题目，三分频，五分频电路等等；blog 通过一下午时间总结出了一个通用电路，能够实现任意奇数分频电路。开发 verilog代码以下：input module fenpin3(clk,clkout,rst);//奇数分频电路，可以进行3,5,7分频 input clk,rst; output clkout;

>>阅读原文<<