FPGA等占空比奇偶分频和半整数分频

1. 偶数分频比较简单，如果分频系数是N（如果N是偶数，那么N/2是整数），那么在输入时钟的每隔N/2个周期时（计数器从0到N/2-1），改变输出时钟的电平即可得到50%固定占空比的时钟。需要的代码如下 module even(clk_in,clk_out,rst_n); input clk_in; input rst_n; output clk_out; parameter N=6; reg

>>阅读原文<<