如何在FPGA中利用Verilog实现任意倍的奇数分频

1.假设我们需要进行一个占空比为1:1的奇数倍分频； 首先我们通过两个计数器来实现；其中一个采用上升沿触发，一个采用下降沿触发； 如以5分频为例； 部分具体代码如下： reg [2:0] cnt1; reg [2:0] cnt2; //////////////////////////////////////////////////上升沿触发 [email protected]（posedge cl

>>阅读原文<<