四、基于Verilog的边沿检测设计

1、前言         边沿检测经常用于按键输入检测电路中，按键按下时输入信号 key 变为低电平，按键抬起变为高电平。当输入的信号为理想的高低电平时（不考虑毛刺和抖动），边沿检测就发挥了很重要的作用。 由于输入的信号为一个连续值，我们需要通过时钟进行采样。根据采样定理，采样时钟的频率需要至少为被采信号频率的 2 倍。 设计的边沿检测电路的功能为：检测到 1 个下降沿或上升沿时，对应的下降沿输出

>>阅读原文<<