FPGA的时钟质量对设计的影响

FPGA的时钟质量对设计的影响   小梅哥编写，未经许可严禁用于任何商业用途         近期，一直在调试使用Verilog编写的以太网发送摄像头数据到电脑的工程（以下简称以太网图传）。该工程基于今年设计的一款FPGA教学板AC620。AC620上有一个百兆以太网接口和一个通用CMOS摄像头接口，因此非常适合实现以太网图传功能。CMOS摄像头接口没有什么好说的，就是IO而已，这里先重点介绍下以

>>阅读原文<<