IC设计中时钟偏斜对延时的影响

IC设计中时钟偏斜对延时的影响 1. 什么是时钟偏斜 芯片实际工作中，时钟并不是同时到达各个时序元件，在到达时间上又某种不确定性，因而可能减少用于计算的时间。 如下图所示：图中加粗clk线表示时钟可能最迟到达的时间。斜阴影线(hashed line)表示由于时钟偏斜，时钟可能提早达到的时间范围。 2.时钟偏斜对延时的影响 在以触发器为基础的系统中对于最大延时约束，最坏情形发生在发送触发器接收的是最

>>阅读原文<<