FPGA设计之门控时钟

FPGA设计之门控时钟 一、什么是门控时钟 二、门控时钟降低功耗的原理 1. FPGA功耗分类 2. 为什么门控时钟可以降低功耗 三、不合理的门控时钟设计 1.伪门控时钟 2.直接门控时钟 四、推荐的门控时钟设计 1.基于锁存器的门控时钟 2.基于寄存器的门控时钟 五、讨论 门控时钟的设计初衷是实现FPGA的低功耗设计，本文从什么是门控时钟、门控时钟实现低功耗的原理、推荐的FPGA门控时钟实现这三

>>阅读原文<<