门控时钟

ASIC中使用门控时钟来降低功耗，避免不必要的时钟翻转。但是FPGA存在专用时钟网络，低功耗也不是必须，门控时钟也会导致毛刺等现象。 使用synplify综合，勾选fixed gated clk。该选项会将门控时钟改为时钟使能，即用规模换取时钟同步： 当gated clock之后的触发器太多时，synplify不可能完全同步gated clock。fixed的结果可以在log中查到。 当gated

>>阅读原文<<