FPGA中推荐的HDL设计方法之时钟方案

      与组合逻辑一样，时钟方案对设计的性能和可靠性有很大影响。       尽可能避免使用内部生成的时钟（PLL除外），因为它们可能导致设计中的功能和时序问题。 使用组合逻辑生成的时钟会引入产生功能问题的毛刺，并且组合逻辑中固有的延迟可能导致时序问题。       提示：在Quartus II软件中指定所有时钟关系，以便在适配（Fit）期间实现最佳的时序驱动优化，并允许正确的时序分析。 在任

>>阅读原文<<