逻辑设计方法学【6】 --多时钟设计技术

在进行一个含多个时钟的设计时，在仿真和综合过程中需要遵循一定的准则，这样会带来很大的好处。通用的准则如下： 时钟命名规则 分模块设计 1 时钟命名法 Xilinx的开发工具Vivado有“project mode”和“non-project mode”，在“non-project mode”中，我们经常使用脚本进行开发。同样在仿真的时候，也会编写Tcl脚本。在写脚本的过程中，就会经常使用通配符，如

>>阅读原文<<