逻辑设计方法学【1】 -- 经常使用设计技术

使用HDL代码进行设计的时候，须要注意所选取的综合工具是哪种，不管是FPGA开发套件自带的综合工具（synthesis tools）仍是第三方的综合工具，它们对同一段HDL语言综合结果都有可能不一样，综合工具备可能违背设计者的最初设计想法，优化掉某些设计。因此在实际设计过程当中，须要对所使用的综合工具备比较清楚的了解。可是在实际使用综合工具的时候，设计者是很难清楚地知道综合工具是怎样对HDL语句进

>>阅读原文<<