逻辑设计中多时钟设计【2】

简介 在上个系列中，主要分析了单bit时钟信号是如何在多个时钟域中进行同步的。概括起来只有两点：一是通过同步器，二是将控制信号与数据信号合并成一组（数据+控制）总线，经过FIFO或RAM实现跨时钟域设计。那么在这节中，重点来分析跨时钟域这个概念。通过这节的分析，可以知道那些类型的时钟，在实际的处理过程中是需要同步器的，而哪些不需要经过同步器。一般来说，都可以使用同步器来进行处理，在使用同步器之前，

>>阅读原文<<