FPGA延时(Verilog HDL)

 简介:     可以在任意时刻启动,可以重复启动,延时时长可调,单位可切换(ms/us),在50MHz时钟下的延时范围是1ms-85899ms/1us-85899us。                                                                                                                  
相关文章
相关标签/搜索