Verilog HDL之于FPGA--阻塞与非阻塞赋值

Verilog HDL之于FPGA 阻塞与非阻塞赋值 Verilog HDL硬件描述语言: Verilog HDL硬件描述语言脱胎于C语言，却与C语言执行的方式不一样。 Verilog 有并行和顺序执行两种方式， 而C语言程序只能从main函数进入，而后开始顺序执行。 并行执行： Verilog HDL在模块与模块之间是并行执行。css module test(clk,a,b,c); in

>>阅读原文<<