Verilog代码设计入门-输入信号IN进行上跳沿捕获的电路

Verilog代码设计入门-输入信号IN进行上跳沿捕获的电路 软件：Quartus9.1 代码如下： ———————————————————————————————— // module top, 边沿捕获器代码， module top( CLK , // input clock IN , // input OUT ); // output input CLK; input IN; output

>>阅读原文<<