Verilog RTL 代码设计新手上路

1.      做一个4选1的mux，并且进行波形仿真 和2选1的mux对比，观察资源消耗的变化： 实验分析：4选1的mux实际上就是在2选1的mux上进行拓展，选用2位的控制信号控制4位输入信号的选择输出 实验代码设计如下： RTL视图如下： 波形仿真结果如下： 资源消耗变化如下： 4选1的mux 2选1的mux 2.      编写一个4X4路交叉开关的RTL，然后编译，看RTL View 比

>>阅读原文<<