RTL设计基础(一)

数字IC系统逻辑设计这部分主要介绍两个方面,一个是RTL的设计基础;另外一方面是verilog基本语法。这一篇文章主要介绍一下RTL的设计基础。后端 RTL设计都是采用同步电路设计方式,了解同步电路的设计要求是RTL设计的第一步。下图是一个同步电路的示例:异步 其中,组合逻辑实现设计所须要的功能,寄存器用于暂存数据用时钟控制。只有当时钟进行有效跳变时,才将新的数据所存起来,不然数据保持原值。时钟至
相关文章
相关标签/搜索