verilog学习（二）语法之数据基础

一、关于模块 Verilog 的基本设计单元是“模块” （block）。一个模块是由两部分组 成的 ，一部分描述接 口，另一部分描述逻辑功能 ，即定义输入是如何影响输出的 。                                       如图，verilog 程序包括 4 个主要部分 : 端 口定义 、I/ O 说明、内部信号声明和功能定义 。   引用模块的两种方式： ( 1） 在

>>阅读原文<<