Verilog语法学习

1.module 一个module就是一个完整的电路，如果有N个模块，则N个模块将会通过某种机制结合起来。组成一个大的电路，N个模块是独立运行的，并且是并行执行的。以下图选择器为例。 22-29是端口列表以及申明区，30-39是电路行为描述区。 2.赋值语句 赋值语句有连续赋值语句、过程赋值语句、过程连续赋值语句。 Assign赋值语句:  连续赋值语句，输入变化时输出一定会立刻响应，且整个过程持

>>阅读原文<<