FPGA从零开始-Verilog语法学习笔记（一）

  前言： 学了这么多年的知识，却从未有真正的来整理过本身的资料，以致于学过就忘，多而不精，通过这些年的教训，顿觉有总结之必要，写博客也不失为一种很好的查漏补缺的好方法。ide   1、组合电路的verilog 描述函数 1.模块表达源码分析 module 模块名（模块端口名）spa 模块端口和模块功能描述。设计 endmodule blog //注意 module和endmodule旁边都不加标

>>阅读原文<<