verilog 从零开始。。。

从来没有接触过CPLD,FPGA之类的器件，因为这次项目上用，所以才有机会学习verilog,可以说是从0开始的， 现在我感觉我的水平也就是刚入门，能看懂别人写的代码了，并能在它的基础上修改修改引脚配置了，呵呵， 我学verilog的优势是，我的上学是的数字电路学的不错，对时序是怎么个回事，有深刻的理解。不过基本知识现在忘的差不多了，但是我有些东西是我这辈子都忘不了的。因为我曾经理解了。。。  

>>阅读原文<<