xilinx fpga的设计规范和时序问题解决

xilinx fpga的设计规范和时序问题解决 xilinx FPGA在设计时，代码编写尽量使用vivado中的代码模板，模板代码可以综合正确且结构简介的电路结构；Tools>>Language Templates; 代码框架：I/O模块和时钟尽量放在顶层，目的是资源共享，提高性能，降低功耗；输出采用寄存器输出，降低路径延时保证时序收敛。 复位：官方推荐采用高电平同步复位，降低资源使用和功耗，有助

>>阅读原文<<