FPGA设计-时序约束
最近都在做ARM的方面学习工作，感觉有必要记录下来之前FPGA的工作，好记性也不如烂笔头；说起FPGA，断断续续的也用过4，5年了，中间接触过DSP，就是因为没有记录文档资料，目前几乎快忘光了；FPGA方面的心得，将会由以下几个方面进行总结： 1. FPGA时序约束以及高速ADC约束实例 2. TDC进位延时链设计以及研究 3. TDC的精度以及自动校正算法的实现 STA：Static Tim
相关文章
- 1. FPGA设计时序约束
- 2. FPGA设计之IO时序约束（一）
- 3. FPGA设计之时序约束
- 4. fpga 时序约束
- 5. FPGA的时序约束
- 6. FPGA input_output delay 时序约束
- 7. Altera FPGA时序约束set_false_path
- 8. 时序约束之时序设计规则约束
- 9. FPGA设计-时序约束（中篇）（转载）
- 10. 高速FPGA时序约束设计分析（1）
- 更多相关文章...
- • SQL UNIQUE 约束 - SQL 教程
- • SQLite 约束 - SQLite教程
- • 算法总结-归并排序
- • IntelliJ IDEA代码格式化设置
相关标签/搜索
每日一句
-
每一个你不满意的现在，都有一个你没有努力的曾经。
最新文章
欢迎关注本站公众号,获取更多信息
相关文章