verilog经典三段式状态机设计实例（morre和mealy）

module moorefsm(clk,rst,a,z);测试     input   clk,rst;spa     input   a;blog     output  z;input     reg     z;it     reg [3:0] currentstate,nextstate;test     parameter S0 = 4'b0000;module     paramete

>>阅读原文<<