Verilog状态机设计技术

广义而论，只要涉及触发器的电路，无论电路大小都能归结为状态机。 有限状态机的优势： 高效的顺序控制模型，状态机的工作方式是根据控制信号按照预先设定的状态进行顺序进行的 容易利用现成的EDA工具进行优化设计。 性能稳定，容易构成性能良好的同步时序逻辑模块，消除电路中的毛刺现象，强化系统工作稳定性方面有更多的解决方案。 高速性能 高可靠性能 分类： 从信号输出方式上分，有Mealy型和Moore型两种

>>阅读原文<<