Verilog状态机用法精讲案例

一、状态机设计要点 1、概述 （2）状态机的转移图 （3）结构： （4）设计标准 （5）状态机三段设计方法 第一： 第二： 第三： （6）三段状态机设计注意点 二、Verilog实现状态机练习题 （1）简单的状态切换 实现思路：三段 对应的代码如下： module  exercise37(clk,rst_n,en,state_c); parameter   STATE_WID   =   2; p

>>阅读原文<<