verilog编写的自动售货机，使用状态机实现。

基于verilog的自动售货机，平台为：quartues，仿真：altera-modelsim。 项目要求利用FPGA实现自动售货机的核心控制部分。说明如下： 1.核心控制部分的时钟输入为50MHz。 2.外部复位输入为低电平有效的复位。 3.自动售货机能够输入的钱数只有0.5元和1元，辅助设备将以脉冲的形式提供给核心控制部分（脉冲宽度为50MHZ的一个时钟周期）。 4.当输入的钱数刚好等于2.5

>>阅读原文<<