verilog一二三段式状态机的标准区别和示例

状态机标准 状态机描述时关键是要描述清楚前面提到的几个状态机的要素，即如何进行状态转移；每个状态的输出是什么；状态转移是否和输入条件相关等。 具体描述时方法各种各样，有的设计者习惯将整个状态机写到1 个always 模块里面，在该模块中即描述状态转移，又描述状态的输入和输出，这种写法一般被称为一段式FSM 描述方法； 还有一种写法是用2 个always 模块，其中一个always 模块采用同步时序

>>阅读原文<<