【Verilog HDL 训练】第 02 天
1. 画一下电路图：CMOS反相器、与非门、或非门、三态输出门、漏极开路门。 CMOS反相器电路由两个增强型MOS场效应管组成。 上方为P沟道增强型MOS管，下方为N沟道增强型MOS管。 CMOS反相器电路由两个增强型MOS场效应管组成，其中TN为NMOS管，称驱动管，TP为PMOS管，称负载管。 NMOS管的栅源开启电压UTN为正值，PMOS管的栅源开启电压是负值，其数值范围在2~5V之间。 所
相关文章
- 1. 【Verilog HDL 训练】第 05 天
- 2. 【Verilog HDL 训练】第 03 天
- 3. 【Verilog HDL 训练】第 06 天（边沿检测）
- 4. 【Verilog HDL 训练】第 08 天（二进制、Johnson、环形计数器）
- 5. Verilog 训练 第五天
- 6. 【Verilog HDL 训练】第 14 天（glitch-free的两个时钟切换电路）
- 7. Verilog HDL概述
- 8. Verilog HDL、Verilog-A、Verilog-AMS笔记
- 9. FPGA延时(Verilog HDL)
- 10. XLINUX-FPGA开发-语法篇-Verilog HDL-Verilog HDL基础知识
- 更多相关文章...
- • 第一个MyBatis程序 - MyBatis教程
- • 第一个Hibernate程序 - Hibernate教程
- • Spring Cloud 微服务实战(三) - 服务注册与发现
- • YAML 入门教程
相关标签/搜索
每日一句
-
每一个你不满意的现在，都有一个你没有努力的曾经。
欢迎关注本站公众号,获取更多信息
相关文章
- 1. 【Verilog HDL 训练】第 05 天
- 2. 【Verilog HDL 训练】第 03 天
- 3. 【Verilog HDL 训练】第 06 天（边沿检测）
- 4. 【Verilog HDL 训练】第 08 天（二进制、Johnson、环形计数器）
- 5. Verilog 训练 第五天
- 6. 【Verilog HDL 训练】第 14 天（glitch-free的两个时钟切换电路）
- 7. Verilog HDL概述
- 8. Verilog HDL、Verilog-A、Verilog-AMS笔记
- 9. FPGA延时(Verilog HDL)
- 10. XLINUX-FPGA开发-语法篇-Verilog HDL-Verilog HDL基础知识