Verilog基本知识

1、Verilog较为适合系统级（System）、算法级（Alogrithem ）、寄存器传输级(RTL)、逻辑级(Logic)、门级(Gate)和电路开关级(Switch)的设计，而VHDL则适合特大型（千万门级以上）系统设计。 2、采用Verilog设计的最大优点就是其工艺无关性。 3、软核，硬核，固核的概念及其重用。 4、Verilog的自顶向下的设计流程 5、Verilog抽象级别及其对应

>>阅读原文<<