Verilog基础知识

Verilog基础知识 模块 Verilog HDL语言的基本单元为模块（module），一个模块代表一个特定功能的电路，它的基本结构为： 模块调用 调用的语法格式为： 模块名<参数列表>实例名(端口列表); 如需多次调用： 模块名<参数列表>实例名1(端口列表1)； <参数列表>实例名2(端口列表2); … 还可以使用阵列调用方式： 模块名<实例阵列名>阵列边界; 端口对应方式 1、 端口位置对

>>阅读原文<<