IC设计基础系列之CDC篇4：跨时钟域信号如何处理（来自百度经验）

来自：https://jingyan.baidu.com/article/ce09321b5aab652bfe858f54.html 无论是数据通讯领域还是IC设计领域（包括FPGA设计，ASIC设计），跨时钟域的信号都是相当难处理的，如果处理不好电路可能进入亚稳态状态，整个电路不能够正常的工作，而且还可能带来芯片的损坏，因而必须通过一些手段进行跨时钟域的处理。 如果是单根信号或者数据量比较小的信

>>阅读原文<<