FPGA之激励文件（testbench）的简单分析

今天忙了下论文的事，差点忘记发文……，开始对上次发的激励文件作一个简单的分析。

直接上图开始一行行的讲解其做用：

第1行是仿真的一个时间刻度，“/”前面的1ns表明的是时间单位，后面的1ns是时间精度，不少时候在使用工具生成模块的代码时，出现的是1ns/1ps，而我喜欢把1ps的精度改为1ns进行，由于这样能够经过把精度下降从而将数据量下降，主要是以前有几回作设计的时候，跑仿真就由于精度弄得过高了，而后数据量占了几十个G的空间，并且还相对费时，而本身根本不须要过高的精度，只是为了作个设计的验证，固然，若是之后要是遇到了须要高精度的设计，仍是不要乱改，尽可能根据本身须要来进行设置。

第3行是该模块的名字，tb_adder，我习惯在激励文件前面加上tb进行区分测试与被测试的模块文件，激励文件的模块中不须要有输入输出的端口，只须要有相似第4行和第5行这样的变量链接到须要的测试的模块就能够。

reg类型的寄存器一般是用来看成被测试模块的输入，能够改变该类型的寄存的值，wire类型的用来链接被测试模块的输出，定义完被测试模块所需的变量，就能够开始对系统进行赋值。

第7行的initial是一个初始化的操做，咱们正常使用的FPGA都是并行操做，而这个语句是属于串行的，而且只会运行一次，而后能够看到接下来几行都是对加法器的加数和被加数作初值，第10行和后面的几行，有一个#10，这个就是至关于延迟了10个时间单位，而这个时间单位就是第一行设定的那个1ns，第17行的$stop表明开了run以后，会在这个时刻有一个中止的响应，若是还想继续运行仿真，就须要继续点击run；弄完这些固然不要忘记加个end表明初始化的完成。

第20行到26行都属于咱们本身编辑的加法器模块的例化，adder是加法器模块的名字，adder_inst是例化的名字，能够随便取，根据本身的习惯进行名字的设置，而后在括号里面的，好比“.num1(numa)”，“.num1”是对加法器模块的端口进行例化，“（numa）”是将激励文件产生的数据接入加法器模块中进行测试；完成例化后，加一个endmodule表明模块的结束。

  

阅读本文共使用    秒

🔥更多精彩等你发现🔥

⇈长按识别二维码关注电子狂人⇈

本文分享自微信公众号 - 电子狂人（DZKR666）。
若有侵权，请联系 support@oschina.cn 删除。
本文参与“OSC源创计划”，欢迎正在阅读的你也加入，一块儿分享。