verilog中仿真延迟为负数会怎么样

背景： //---------------------------------------------------------------------------------------------------------------------------------------- 一般我们习惯于在非阻塞赋值前加入一个延迟值，如下： 假设这个延迟值为负数会怎么样？ 验证： //---------

>>阅读原文<<