【Verilog语法】分支延迟槽

参考：MIPS中的跳转/分支指令 关于跳转指令 Branch delay slot 分支延迟槽 第一次看见分支延迟槽是在这里 查了一下解释： 以下内容摘自：MIPS中的分支延迟槽和存储延时槽 在最初的MIPS五级流水线中，一条指令被分成了5个阶段：取指，从源寄存器读取内容，逻辑运算，内存读取，写回到寄存器。 当第一条指令的ALU结束时，第二条指令的RD阶段也已经结束了。 那么如果第一条指令是分支跳

>>阅读原文<<