FPGA学习之异步FIFO

主要是参考这篇博客linkl,从头至尾作了一遍,对部分代码不懂的地方作了注释html 1 FIFO是什么 FIFO(first in first out)本质上就是个RAM,能够用做数据缓存,解决数据发送模块和接收模块速度不一致的问题。web 2 FIFO设计注意事项 2.1 读空和写满信号如何产生? 读空信号:读地址和写地址相等 写满信号:读地址和写地址相等,可是读地址会比写地址落后一个周期数组
相关文章
相关标签/搜索