FPGA-基本知识 设计一个一位（四位）半加器和一位（四位）全加器

使用ISE设计一个加法器（半加器）： dina （输入）dinb（输出） co（进位输出）sum（和输出） 代码如下： module adder_one(dina,dinb,sum,co ); input dina; input dinb; output sum; output co; assign {co,sum}= dina + dinb ; endmodule 查看技

>>阅读原文<<