Xilinx FIR IP核的的使用及延时问题

时间 2021-01-03

原文原文链接

前一段时间一直在研究通信系统，必然就会和各种滤波器打交道，同样也遇到了一些问题。比如说本文的主要内容，滤波器的延时问题。在生成滤波器IP核之前需要产生抽头系数，这个抽头系数的阶数是自己设定的，阶数越高代表滤波器乘累加运算越多，但是阶数大小的选择要看是否满足自己的设计要求（例如衰减db是否满足要求）。同时，生成的滤波器抽头系数的值是与自己设计滤波器的各种参数确定的，如数据采样速率，通带截止频率、阻

>>阅读原文<<

1. 使用fdatool生成Xilinx中FIR滤波器IP核的系数
2. xilinx IOBUFF使用&xilinx IIC IP核例化的问题
3. Xilinx Uartlite IP核的使用
4. xilinx cordic ip核的使用
5. Xilinx IP核使用(一)--FIFO
6. Xilinx VIVADO中DDR3 IP核的使用（3）
7. Xilinx VIVADO中DDR3 IP核的使用（1）
8. 使用Xilinx FIFO IP核的总结（一）
9. Xilinx RAM IP核的使用以及RAM的相关内容
10. Xilinx FPGA 移位寄存器IP延时问题
更多相关文章...
• TCP/IP网络访问层的构成 - TCP/IP教程
• Hibernate的核心接口 - Hibernate教程
• C# 中 foreach 遍历的用法
• Composer 安装与使用