Systemverilog语言（3）-------data types(1/2)

1.overview enumenrated：枚举 Two-state ：双状态数据，相对于四状态（0,1，x，z）数据而言的，最简单的双状态类型bit； strings ：字符串 （左上角一个单撇）：表示位扩展信号，可以将每一位扩展为指定值；但是注意全1是不能扩展的，必须全部写出来，如上例data= 64hffffffffffffffff。（verilog语法） SV里面数据扩展一个单撇就可以。

>>阅读原文<<