用Verilog实现接受0.5元，1元的可乐售卖机，单价2.5元，考虑找零和出货。

第一步：画出原理图 第二步，将画出的原理图利用硬件语言实现 module fsm_cola_ctrl( input wire sclk, input wire rst_n, input wire [1:0]pi_money, output reg po_cola, output reg po_money ); reg [4:0] state; parameter IDLE

>>阅读原文<<