逻辑综合工具DC及操作流程

1、逻辑综合（Logic Synthesis） 将寄存器传输级（RTL，Register Transfer Level）的hdl代码转换为与工艺相关的门级网表（Gate Level Netlist）的过程   DC中的八种设计实体 设计（Design）：一种能完成一定逻辑功能的电路。设计中可以包含下一层子设计 单元（Cell）：设计中包含的子设计的实例 参考（Reference）：单元的参考对象，

>>阅读原文<<