数字逻辑综合工具实践-DC-10——CDC约束

【分频时钟input delay】 （找短的间隔） 【多时钟output delay】 记得要用add_delay 也是找短的 【时钟之间的uncertainty】 模仿两个时钟之间的偏移量 要用-from -to指定两个clock（注意是get_clocks而不是ports） （千万不要在模块内部写分频时钟！ 在SOC系统里面，会有一个模块叫CRM(clock reset manager)（或者

>>阅读原文<<