跨时钟域电路设计——亚稳态及双锁存器

一、同步电路 定义：电路中所有受时钟控制的单元，全部由一个统一的时钟控制。 优点：在同步设计中，EDA工具可以保证电路系统的时序收敛，避免电路设计中的竞争冒险。 缺点：时钟树综合需要加入大量延迟单元，使电路面积和功耗大大增加。   二、异步电路 定义：电路数据传输可以在任一时刻发生，没有一个统一的时钟控制。 优点：模块化特点突出，对信号延迟不敏感，没有时钟偏斜问题，低功耗的特性 缺点：设计复杂，缺

>>阅读原文<<