数字电路中跨时钟域问题CDC-----1(亚稳态)

这里写目录标题 亚稳态的恶略影响 建立时间与保持时间 恢复时间与去除时间 亚稳态 亚稳态的恶略影响 建立时间与保持时间 恢复时间与去除时间 亚稳态 从这篇开始，推送一系列芯片设计中跨时钟域（CDC) 的知识。跨时钟域设计几乎是现代数字芯片设计中所有设计人员必须要掌握的基本知识，但是从自身的经历来说，这方面的知识在本科和研究生的课程当中都没有讲过，却是面试中经常被考到的知识点。同时工作中工程师也必不

>>阅读原文<<