STM32(Cortex-M3)中有两个优先级的概念——抢占式优先级和响应优先级,有人把响应优先级称做'亚优先级'或'副优先级',每一个中断源都须要被指定这两种优先级。函数
具备高抢占式优先级的中断能够在具备低抢占式优先级的中断处理过程当中被响应,即中断嵌套,或者说高抢占式优先级的中断能够嵌套在低抢占式优先级的中断中。it
当两个中断源的抢占式优先级相同时,这两个中断将没有嵌套关系,当一个中断到来后,若是正在处理另外一个中断,这个后到来的中断就要等到前一个中断处理完以后才能被处理。若是这两个中断同时到达,则中断控制器根据他们的响应优先级高低来决定先处理哪个;若是他们的抢占式优先级和响应优先级都相等,则根据他们在中断表中的排位顺序决定先处理哪个。 io
看了上面的介绍后,相信你们都明白了这里面的关系了,总结下即是:抢占式优先级>响应优先级>中断表中的排位顺序(其中“>”理解为比较的方向)。 总结
正是由于每一个中断源都须要被指定这两种优先级,就须要有相应的寄存器位记录每一个中断的优先级;在Cortex-M3中定义了8个比特位用于设置中断源的优先级,这8个比特位能够有8种分配方式,以下: co
1. 全部8位用于指定响应优先级 block
2. 最高1位用于指定抢占式优先级,最低7位用于指定响应优先级 参数
3. 最高2位用于指定抢占式优先级,最低6位用于指定响应优先级 文章
4. 最高3位用于指定抢占式优先级,最低5位用于指定响应优先级
5. 最高4位用于指定抢占式优先级,最低4位用于指定响应优先级
6. 最高5位用于指定抢占式优先级,最低3位用于指定响应优先级
7. 最高6位用于指定抢占式优先级,最低2位用于指定响应优先级
8. 最高7位用于指定抢占式优先级,最低1位用于指定响应优先级
以上即是优先级分组的概念,可是Cortex-M3容许具备较少中断源时使用较少的寄存器位指定中断源的优先级,所以STM32把指定中断优先级的寄存器位减小到4位,这4个寄存器位的分组方式以下:
第0组:全部4位用于指定响应优先级
第1组:最高1位用于指定抢占式优先级,最低3位用于指定响应优先级
第2组:最高2位用于指定抢占式优先级,最低2位用于指定响应优先级
第3组:最高3位用于指定抢占式优先级,最低1位用于指定响应优先级
第4组:全部4位用于指定抢占式优先级
这里便对于于文章最前提到的固件库里相关的函数了——NVIC_PriorityGroupConfig(u32 NVIC_PriorityGroup),函数的参数共有5种:
这个函数的参数(NVIC_PriorityGroup值)有下列5种:
NVIC_PriorityGroup_0 => 选择第0组 //就是所有为响应优先级,全部的中断都不能抢占其余中断。
NVIC_PriorityGroup_1 => 选择第1组 //两个抢占优先级
NVIC_PriorityGroup_2 => 选择第2组 //4个抢占优先级
NVIC_PriorityGroup_3 => 选择第3组 //8个抢占优先级
NVIC_PriorityGroup_4 => 选择第4组 //16个抢占优先级,没有响应优先级。全部中断到来时均能按照优先级高低抢占其余优先级的中断。
这其实也很好理解,好比选择NVIC_PriorityGroup_1,那么抢占式优先级便占一位,也就是说能够有2^1个级别,能够设置为0和1,而响应优先级则占3位,也就是说能够有2^3个选择,能够设置为0~7;总共来讲就能够区别>16种优先级(为何大于而不是等于,想一想就应该明白了)
举个例子吧,假如如今有4个外部中断,还有一个EXTI9_5中断,那么若是选择优先级分组为第1组,那么抢占式优先级便只有两种,5个中断就至少有3个在抢占式优先级上是相同的优先级上,其余两个在令一优先级别。接着设置响应优先级能够有8种选择;假如如今同时有两个抢占式优先级别相同的中断发生,那么处理的顺序是谁的响应优先级高则谁优先进入中断,另外这点是须要注意的,若是此时进入这个中断以后又来了一个抢占式优先级相同可是响应优先级更高的中断,这时也是不会打断已有的中断的