FPGA——zhixin培训 Day_06——数码管(2)+电子时钟

A.数码管 一、设计背景: 数码管可做电子时钟,可显示参数等。 二、设计需求: 设计六个数码管的驱动电路,使六个数码管能够循环显示“HELLO.”。 架构图: 四、代码: 顶层模块: 例化三个子模块 Freq是产生1KHz的时钟,来刷新数码管,使六个数码管一起亮; Shift_data1用来移位操作,使显示的值循环显示。该模块中移位需要按要求1s移位一次,因此需要产生一个1s的flag; 产生1秒
相关文章
相关标签/搜索